PCIe® 8.0 bis 2028: Vorbereitung auf 256 GT/s und High-Bandwidth-Computing

Am 5. August 2025 gab PCI-SIG offiziell die PCI Express® (PCIe®) 8.0 Spezifikation bekannt¹ – ein bedeutender Meilenstein, der die langjährige Tradition fortsetzt, die PCIe® Bandbreite alle drei Jahre zu verdoppeln. Mit einer Rohbitrate von 256,0 GT/s und bis zu 1 TB/s Gesamtdurchsatz bidirektional über eine x16-Konfiguration schafft PCI-SIG die Grundlage für eine neue Ära der Hochgeschwindigkeits- Datenverbindungen in rechenintensiven Umgebungen.

Aufbauend auf PCIe 7.0 für zukünftige Bandbreitenanforderungen

Die Ankündigung erfolgt nur wenige Monate nach der Veröffentlichung von PCIe 7.0 und unterstreicht das Engagement von PCI-SIG, die Leistung im Gleichschritt mit der Marktnachfrage nach KI, ML, Hochgeschwindigkeitsnetzwerken und anspruchsvollen Rechenlasten zu skalieren.

Als Antwort auf den zunehmenden Druck, dass I/O-Verbindungen sowohl Geschwindigkeit als auch Effizienz liefern müssen, zielt PCIe 8.0 darauf ab, die rohe Leistung zu steigern und gleichzeitig Latenz und Systemskalierbarkeit auszubalancieren, indem folgende Ziele verfolgt werden:

Verdopplung des Durchsatzes gegenüber PCIe 7.0 auf 256 GT/s pro Lane
Sicherstellung, dass Latenz- und FEC-Leistungsziele erreicht werden
Verbesserung der Bandbreitenauslastung durch Protokolloptimierungen
Wahrung der Rückwärtskompatibilität mit früheren PCIe-Generationen
Verbesserung der Energieeffizienz, die zu einer kritischen Designanforderung geworden ist
Prüfung neuer Steckverbindungstechnologien zur Unterstützung der Signalintegrität und Skalierbarkeit

OÜberwindung von Einschränkungen der Physical Layer für PCIe 8.0

Trotzdem müssen einige Hürden auf dem Weg zu 256 GT/s Rohbitrate und 1 TB/s bidirektional über x16-Konfiguration überwunden werden. Es wird erwartet, dass die PCIe 8.0 Spezifikation weiterhin PAM4-Signalisierung, Flit-Mode-Codierung und Forward Error Correction (FEC) nutzt, die mit PCIe 6.0 und 7.0 eingeführt wurden. Das Erreichen dieser Geschwindigkeiten über Kupferleitungen, die sich über mehrere zehn Zentimeter auf Mainboards erstrecken, bringt jedoch aktuelle Signalintegritätstechniken an ihre Grenzen. PCI-SIG evaluiert derzeit neue Verbindungstechnologien, die diese Leistungsstufe unterstützen können und gleichzeitig ein akzeptables Signal-Rausch-Verhältnis sicherstellen, Einfügungsverluste minimieren und die Energieeffizienz bewahren.

Anhaltende Branchennachfrage nach KI/ML, HPC und Edge

Die PCIe® Roadmap bleibt eng mit der Wachstumskurve der Branche abgestimmt. Netzwerke in Rechenzentren setzen aktiv PCIe 6.0 Lösungen ein und haben bereits starkes Interesse an PCIe 7.0 bekundet. Eine wachsende Liste von Anwendungen soll bereits durch PCIe 8.0 bedient werden, darunter:

Künstliche Intelligenz / Maschinelles Lernen (KI/ML)
Edge Computing
Quantencomputing
High-Performance Computing (HPC)
Hyperscale-Rechenzentren
Automobil- und Luftfahrtsysteme

Gleichzeitig ist der weltweite PCIe® Retimer-Markt gut auf Expansion vorbereitet, mit einer prognostizierten CAGR von 10,7 %, die die Gesamtbewertung von 61,36 Mio. USD im Jahr 2024 auf über 1 Mrd. USD bis 2029² ansteigen lässt.

Grundlage für PCIe 7.0, 8.0 und darüber hinaus schaffen

Unternehmen, die Plattformen der nächsten Generation entwickeln, können sicherstellen, dass ihre Produkte die aktuellen Spezifikationen erfüllen und sich gleichzeitig auf kommende Übergänge vorbereiten, indem sie die PCIe 6.0 Kriterien erfüllen, die das heutige Design prägen.

Als erstes PCIe® Authorized Test Lab, das offizielles PCIe 5.0- und 4.0-Compliance-Testing anbietet, verfügt Granite River Labs (GRL) über eine umfassende Erfahrung in der Unterstützung von PCI-SIG-Komitees, Workshops und Anwendern im gesamten Ökosystem.

GRL PCIe-Testdienstleistungen

Heute bieten wir:

PCIe 4.0 und 5.0 (bis zu 16GT/s) offizielle Konformitätsprüfung und Integratoren-Listenzertifizierung für Add-in-Karten (Geräte) und Systeme (Hosts).
PCIe 6.0, 5.0, 4.0 und frühere Basis-(ASIC) und CEM- (System) Spezifikationen, Vorab-Konformitätsprüfung und Charakterisierung für ICs, Endpunkte (Geräte), Root Complex (Host/System), Backplanes und Steckverbinder.

Weitere Details finden Sie auf unserer offiziellen PCIe® Services-Seite.

GRL PCIe-Testlösungen

GRL ist außerdem stolz, diese Entwicklung zu unterstützen, indem wir branchenführende PCIe® 6.0 Base- und CEM-Receiver-Test Automatisierungslösungen (GRL-PXE6-RXA) anbieten, die Unterstützung für den Anritsu MP1900A BERT (GRL-PXE6-RXA) bieten. Der auf der PCI-SIG® Developers Conference 2024 vorgestellte GRL-PXE6-RXA vereinfacht die Konformitätsprüfung gemäß PCIe 6.0-Spezifikation durch den Einsatz von siliziumerprobter Synopsys-IP für PCIe 6.x.

Wenden Sie sich noch heute an unsere Ingenieure für eine Beratung.