USB4信號完整性設計要求及驗證

Granite River Labs

Cyan Chen 陳昀

USB4信號完整性要求對PCB layout設計的影響

在高速傳輸總線設計中，驗證和解決信號完整性問題宜早不宜遲。初始階段，PCB 設計人員和硬件工程師會將電路級的原理圖轉換為 PCB Layout。同時，信號完整性 (SI) 工程師將對硬件設計進行信號完整性分析，並提供反饋或建議以優化信號。而 PCB Layout 在這一過程中往往需要進行修改。

由於 USB4 具有更高的數據傳輸速率、更強的功能以及向下兼容性的要求，設計也因而更加複雜。為了避免昂貴的 PCB 設計返工和產品上市延遲，硬件工程師往往需要在硬件設計過程的同時實時驗證信號完整性，而不是僅僅依靠 SI 工程師在設計完成後進行驗證。

本文將針對這一獨特難題，介紹如何根據 USB4 最新規範驗證 PCB 設計的信號完整性，以幫助設計團隊實現更高的設計效率。

USB4 v2 信號模式及其電氣要求

根據 USB-IF 於 2022 年 10 月發布的公告，最新版本的 USB4 v2規範使 USB Type-C 的性能達到了 80 Gbps。該規範引入了3 級脈衝幅度調製（PAM3）的Gen 4 運行模式，以全新的物理層架構實現更高數據傳輸速率，通過現有的40Gbps USB Type-C無源電纜和新定義的80Gbps USB Type -C 有源電纜進行傳輸，提高了對印刷電路板（PCB）設計中USB4 信道的信號完整性（SI）要求。

阻抗要求

在 USB4規範的要求中，USB4高速差分線對建議的受控阻抗為 80-85Ω，單端參考阻抗為42.5Ω。因而測量 USB4信道的信號完整性所使用的測量夾具，也被要求以42.5Ω單端參考阻抗為目標設計。

一般來說，在 PCB 走線中差分阻抗的線路形狀（線寬和線距）決定了能否實現80 -85 Ω差分阻抗的標準。對於較短的互連器件（1-3 英寸），阻抗控制至關重要。而較長的通道（5-10 英寸）的主要設計考慮為走線損耗和衰減則。

如果您正在設計一條長距離的通道，那麼您的主要設計目標就是減少損耗/衰減。假設通道長度是固定的，在單端通道中，降低損耗意味著在較厚的基板上設計導線，從而以較寬的走線寬度實現相同的受控阻抗。更寬的線寬可降低單位長度走線的電阻，從而減少總損耗。

與單端情況一樣，更寬的線寬也能降低差分通道的總損耗。在基板厚度固定的情況下，有兩個參數可以影響差分阻抗：線寬和線距。以一對相隔一倍線寬且差分阻抗為Zdiff = 85 Ω的差分線對為例，如果增加線寬但保持間距不變，差分阻抗將低於原始阻抗。因此，需要同時增加線對之間的間距，以補償降低的差分阻抗。隨著歸一化間距（間距除以導線寬度）的增加，導線寬度也必須增加，以保持相同的差分阻抗從而減少總損耗。大於一的歸一化間距是保持差分阻抗同時降低損耗的良好經驗法則。而在通道設計中盡量減少線路的穿層、過孔以及線路經過的元器件數量，也能幫助減少由於阻抗反射帶來的衰減。

回波損耗

由於採用了基於PAM3的新物理層架構，與傳統的2 級信令NRZ 相比，PAM3 信令方案在同一電壓範圍內創建了三個不同的電壓電平，因此Gen4發送端和接收端通道需要滿足與Gen 2 和Gen 3 模式下不同的回波損耗要求。

在最新的USB4 v2規範中，Gen2和Gen3模式下定義了差分回波損耗和共模回波損耗兩個參數。而Gen4模式下規範給出的是差分回波損耗和更為嚴格的集成回波損耗（IRL, Integrated Return-Loss）兩個參數規格。

發送端和接收端的差分回波損耗要求如下公式所示：

根據上述公式可以繪製出Gen2/Gen3/Gen4模式下的差分回波損耗的模版，如下圖所示：

圖1：USB4差分回波損耗模板

在Gen4模式下對回波損耗的要求更加嚴格。Gen2 和Gen3 模式要求在3 GHz以下頻段下要求滿足-8.5 dB的回波損耗，Gen4 延伸頻段，要求在6 GHz以內、都要小於-8.5 dB的回波損耗。同時，Gen4模式下回波損耗的關注的頻段也從Gen2和Gen3模式要求的12 GHz提高到了14GHz。回波損耗在Gen4在高頻段要求更嚴格(如圖一)，比較不同模式之間可接受的差分回波損耗，可以發現從6 GHz 到14GHz 時，Gen4允許回波損耗從-8.5 dB 增加到最大-5.84 dB，僅增加了2.66 dB；而Gen2或Gen3允許增加5 分貝。這意味著Gen4對通道阻抗匹配的要求變得更高，在電容與 ESD元件的選擇也同時要注意元件尺寸與回波損耗特性。與通道受控阻抗不同的短阻抗線長度會導致回波損耗隨著頻率的增加而增加。 Gen4回波損耗要求的 2.66 dB 差分回波損耗增幅較小，這表明需要在走線設計中更加註意保持通道中受控阻抗的一致性。

此外，共模回波損耗也是衡量傳輸線電磁兼容性能的重要指標之一，較高的共模回波損耗可有效減少由於傳輸線帶來的干擾和噪聲。在Gen2和Gen3模式下，共模回波損耗要求如下公式所示：

SCC22/11Gen2/3f = {-6,  0.05<fGHz<2.5 -3,  2.5<fGHz≤12

圖2：共模回波損耗模板

對於自帶線纜的USB4終端設備，由於其線纜的不可分割性而導致量測點不同，其共模回波損耗要求相對降低：

SCC22/11Gen2/3f = {-4, 0.05<fGHz<2.5 -2, 2.5<fGHz≤12

IRL(Integrated Return Loss)

在USB4 V2.0的規範中，為了支持將比特率提高到80 Gb/s而帶來的額外的信號完整性要求，USB-IF 引入了集成回波損耗IRL(Integrated Return Loss) 要求，利用入射信號的集成功率譜密度對反射信號的集成功率譜密度進行歸一化處理以算出發射器的集成回波損耗。其中，接收端 IRL 的要求則為RX_IRL≤-14.5dB，發射端IRL的要求如下公式所示：

TX_IRL≤-15+(TX_ISI_MARGIN-11.5)×0.57

其對應的模板如下圖所示。

圖3：USB4 Gen4發送端IRL最大限制範圍模板

其中TX_ISI_MARGIN是通過測量所得的發送端碼間干擾（ISI）的裕量值。該裕量對應於發射機信號與殘餘 ISI 的比率。

USB4阻抗及回波損耗的測量

由於正式的USB4 v2測試規範尚未發布，因此我們藉由目前已經發布並使用的USB4 Gen2/3 模式測試規範，來給大家介紹一下阻抗及回波損耗的測量。

如前文所述，USB4高速差分線對建議的受控阻抗為 80-85Ω，單端參考阻抗為42.5Ω。因而測量USB4信道的信號完整性所使用的測量夾具，也被要求以42.5Ω單端參考阻抗為目標設計。而我們在測量通道阻抗及回波損耗時，傳統的網絡分析儀的端口阻抗是50 Ω，因此一個關鍵的步驟，則是應該將其轉化為 42.5 Ω 的單端口阻抗以實施實際的測量。

我們在測量USB4信號通道的阻抗及回波損耗時，使用如下圖所示的測試環境：

圖4：USB4阻抗及回波損耗測試連接圖

在 USB4 的 Gen2、Gen3模式下，我們在阻抗和回波損耗的實際測試中，通過USB4控制器與待測物溝通，讓待測物端口發送PRBS31碼型，用矢量網絡分析儀測量對應的阻抗及回波損耗參數並得到結果。

在 Gen4模式下，由於採用的是 PAM3信號模式，則需要待測物發送 PRTS7碼型以執行測量，藉由USB4 Sigtest 工具強大的計算能力，根據網絡分析儀測得的S參數文件以計算得出所需的回波損耗結果。而對於集成回波損耗，則會同時需要調用對應的時序及電壓測量波形文件，來計算碼間干擾 TX_ISI_MARGIN，以驗證發送端IRL的結果是否符合要求。

借助專業工程師，實現更高效的 USB4 信號完整性設計

與 GRL 攜手，優化您的 USB4產品製造流程。作為 GRL 是 USB-IF 授權的獨立認證測試實驗室（ITL），USB 專家團隊可提供深厚的 USB 專業知識，以最省時、最具成本效益的方式讓您更接近 USB 生態系。歡迎聯繫我們，進行個性化的生產流程評估，並獲得有關測試服務和解決方案的推薦。

參考文檔

 Universal Serial Bus 4 (USB4®) Specification, Version 2.0 with Errata and ECN through June 29, 2023

Universal Serial Bus 4 (USB4™) Router Assembly Electrical Compliance Test Specification，Revision 1.03, June 8, 2022

Universal Serial Bus 4 (USB Type-C) Captive Device Electrical Compliance Test Specification，Revision 1.02，June8, 2022